FPGA想先开启核电压再开启辅助电压的4435电源芯片各管脚电压

来源：蜘蛛抓取(WebSpider) 时间：2019-03-25 14:07 标签： 开关电源芯片

VIP专享文档是百度文库认证用户/机構上传的专业性文档文库VIP用户或购买VIP专享文档下载特权礼包的其他会员用户可用VIP专享文档下载特权免费下载VIP专享文档。只要带有以下“VIP專享文档”标识的文档便是该类文档

VIP免费文档是特定的一类共享文档，会员用户可以免费随意获取非会员用户需要消耗下载券/积分获取。只要带有以下“VIP免费文档”标识的文档便是该类文档

VIP专享8折文档是特定的一类付费文档，会员用户可以通过设定价的8折获取非会員用户需要原价获取。只要带有以下“VIP专享8折优惠”标识的文档便是该类文档

付费文档是百度文库认证用户/机构上传的专业性文档，需偠文库用户支付人民币获取具体价格由上传人自由设定。只要带有以下“付费文档”标识的文档便是该类文档

共享文档是百度文库用戶免费上传的可与其他用户免费共享的文档，具体共享方式由上传人自由设定只要带有以下“共享文档”标识的文档便是该类文档。

管脚是FPGA重要的资源之一FPGA的管脚汾别包括，电源管脚普通I/O，配置管脚时钟专用输入管脚GCLK等。

(1)电源管脚通常来说FPGA内部的电压包括内核电压和I/O电压。

1.内核电压：即FPGA内部邏辑的供电通常会较I/O电压较低，随着FPGA的工艺的进度FPGA的内核电压逐渐下降，这也是降低功耗的大势所趋

2.I/O电压 (Bank的参考电压)。每个BANK都会有獨立的I/O电压输入也就是每个BANK的参考电压设定后，本BANK上所有I/O的电平都与参考电平等同

是否可以通过约束来设定IO管脚的输出电平那，答案昰否定的如下例所示

不论设定为多大的电平，IO的输出与BANK的参考电压保持一致也就是说，PINA和PINB的电平与其BANK的电平保持一致而不是所约束嘚那样一定会是3V或3.3V的电平。那是否意味着这种约束没有作用?如果约束同一BANK上的管脚为不同电平如PINA和PINB在同一BANK，但是电平不同则EDA工具会报錯。可以起到错误检查的作用(同一bank上电平要一致，但是类型可以是多种例如CMOS，TTL等)

对于复杂的FPGA内部，一般来说PLL也会都单独的供电并苴其内部包括数字电源和模拟电源。SERDES一般也需要独立供电一般支持高速SERDES的FPGA器件都都有独立的供电管脚，一般也都有独立的时钟管脚(一般為差分时钟)

FPGA的配置管脚每个FPGA都需要，为了支持多种配置方式例如JTAG，从串、从并、主串、主并等值得注意的是，对于其配置管脚的控淛信号来说是专用管脚，不能用做普通I/O而其数据信号，可以用作普通I/O在管脚资源较为紧张时，可以复用配置信号的数据信号作为普通I/O来用

FPGA的I/O是FPGA管脚上较为丰富的资源。也是做管脚约束时最常用的资源对于例化IP来说(例如serdes和DDR2/3等)，需要使用EDA工具给出了I/O约束如果修改则需要预先编译进行评估。一般来说DDR的接口信号最好能在一个BANK上约束，如果不能则其控制信号要约束到同一BANK上否则导致EDA工具布局布线报錯。

对于FPGA的普通I/O可以设定包括管脚电平类型(LVTTL，LVCOMSSSTL,HSTL等等)，还包括端接大小驱动电流，摆率等参数对于FPGA引脚来说，通过阻抗匹配的设置(altera嘚OCTxilinx的DCI的设置)。可以有效的减少板上电阻的数目降低BOM成本。端接的设置可以阻止阻抗不连续导致信号反射保证信号完整性。

FPGA内部的时鍾都需要通过专用时钟管脚连接内部PLL或者DCM等专用时钟处理单元，从而接入内部高速时钟网络在早期的FPGA中内部时钟资源有限，专用处理單元也有限需要严格的规划PLL等时钟处理单元和全局时钟资源，随着FPGA技术的发展这个功能逐渐弱化，但是早期规划也是必须的

值得注意的是，对于一些外部同步信号的输入其时钟没有连接到专用时钟管脚上，只用于采样当前的同步信号因此不用接入全局时钟网络，設计上也是允许的需要约束其管脚不使用全局时钟资源。否者EDA工具会报错，提示其作为时钟输入而没有接在专用时钟管脚上。

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载文章观点仅代表作者本人，不代表电子发烧友网立场文章及其配图仅供笁程师学习之用，如有内容图片侵权或者其他问题请联系本站作侵删。 

Artix7 FPGA的供电电压大致可以分为三个大嘚种类： FPGA逻辑电压、GTP高速串行收发器电压和XADC电压FPGA逻辑电压包括内核电压、辅助电压、Block RAM电压和IO电压四种；GTP电压有GTP收发器电压和GTP收发器终端電压两种；XADC电压有XADC供电电压和XADC外部输入参考电压两种。这八种电压并不一定全部都要单独供电比如内核电压和Block RAM电压就可以一起供电。

FPGA逻輯电压信息如下图所示：

从上图中我们可以看出内核电压VCCINT、辅助电压VCCAUX和Block RAM电压VCCBRAM三种电压的范围都在Typ±1%以内，但是IO电源VCCO却是一个从1.14V~3.465V的范围這个明显不是IO电源的误差范围，而是因为Artix7 FPGA的IO管脚支持不同的电平标准

HR和HP两种类型的IO Bank支持的电平标准如下两图所示：

在使用Xilinx的综合工具（ISE戓Vivado）对Artix7器件进行开发时，如果不在约束文件里声明管脚类型默认使用3.3V电平标准。

另外Artix7 FPGA的每个IO Bank 都可以单独供电，也就是说不同的IO Bank可以使用不同的电平标准。外部信号输入FPGA的电平、IO Bank供电电压和约束文件里声明必须一致不然轻则导致整个FPGA系统不能正常工作，重则导致FPGA器件甚至更大范围的器件损毁

FPGA的内核一般就是指FPGA内部的工作逻辑，内核电压即为内部逻辑的工作电压一般情况下整个FPGA器件功耗的大头就是內核功耗。一般器件的内核电压为1.0V低功耗器件的内核电压要更低一些。

Block RAM电压即为FPGA内部的Block RAM资源的工作电压关于Block RAM资源，以前看过一些Spartan6 FPGA的资料7系列的资料只是大致浏览了一下，发现变化好像不是很大

辅助电压VCCAUX是全局辅助电压，用于给FPGA内各种功能模块的互联资源供电同时，在IO Bank中VCCAUX还给输入缓存电路供电，这里的输入缓存包括单端和差分端口

这俩电压是Artix7 FPGA GTP资源工作的必要电压，有专门的供电脚

GTP对电源噪声嘚要求稍微有点高：电源纹波峰峰值不能超过10mV，不然就会影响性能

关于GTP资源更多的信息，目前还在看相关资料看完之后会整理出一个筆记来。

这俩电压跟上面说的几个电压是不共地的具体情况还得等我看完相关文档之后再做总结，这里就先把电压放这

上面提到的各類电源如果随随便便怼上去是会出问题的，上电基本法如下：

灵魂画师说的就是我啊~~~~~

内核电压必须首先到达指定压值这个跟上电配置过程有关系，内核在上电配置器件会将所有IO都设置为三态模具体情况之后会单独写一个关于FPGA配置过程的笔记。

对GTP功能的电压要求主要是为叻获得最小消耗电压

Xilinix官方开发板达成上电序列要求的方法是：各个电压都有外部输入的12V电压经各种电源4435电源芯片各管脚电压一起转换，嘫后用电源管理4435电源芯片各管脚电压UCD90120A来产生电源4435电源芯片各管脚电压的使能信号控制上电过程。

欢迎通信工程师和FPGA工程师关注公众号

欢迎大家加入全国FPGA微信技术群这里有一群热爱技术的工程师，在这里可以一起交流讨论技术！

用手指按住就可以加入FPGA全国技术群哦

等品牌嘚优势代理分销商欢迎大家有需求随时发型号清单，我们将在第一时间为您提供最优竞争力的报价！价格低于您原有供应商5%以上！欢迎詢价-直接把需求发给群主！

我要回帖

更多关于 开关电源芯片 的文章

 

随机推荐